



REVISION

Structure générale de la machine physique



Structure générale de la machine physique


- Le **processeur** est chargé d'exécuter les instructions des programmes placés en mémoire centrale. Le processeur est cadencé par une **horloge**.



- La **mémoire centrale** contient les instructions et données des programmes à exécuter. Avec le disque, la mémoire cache, elle constitue un **système de hiérarchie de mémoire** qui permet de rapprocher la vitesse de la mémoire centrale de celle du processeur.
- Les **unités d'échanges** (UE) réalisent l'interface entre les périphériques et le processeur.
- Tous les composants de la machine communiquent par l'intermédiaire du **bus**.

Codage d'un problème

Le codage d'un problème ...



Codage d'un problème

```
Programme exemple
Entier A = 124;
Entier B;
Entier C;
Début
A := A - 12;
Si (A >= 0)
Alors
    B := A;
Sinon
    C := A;
Finsi
Fin
```

Compilateur




```
A :      DS 1 = 124
B :      DS 1
C :      DS 1
        LOAD D R1 A
        ADD Im R1 -12
        JMPN négatif
        STORE D R1 B
        JMP Fin
Négatif : STORE D R1 C
Fin      : STOP
```

Langage
Haut Niveau

Langage
Assemblage

Les modes d'adressages : mnémoniques dans le langage d'assemblage

Immédiat Im	le deuxième opérande est la valeur X	LOAD Im R1 300	$R1 \leftarrow 300$
Direct D	le deuxième opérande est un opérande	LOAD D R1 300	$R1 \leftarrow (300) = 100$
Indirect I	mémoire. X est une adresse	LOAD I R1 300	$R1 \leftarrow ((300)) = 10$
Basé B	le deuxième opérande est un opérande mémoire. X est un déplacement à ajouter à la valeur contenue dans un registre du processeur (RB)	LOAD B R1 200	$RB = 100$ $R1 \leftarrow (100+200) = 100$
Registre/Registre Rg2	Le deuxième opérande est un registre banalisé du processeur	ADD Rg2 R1 R2	$R1 = 10$ $R2 = 20$ $R1 \leftarrow R1 + R2 = 30$
Registre Rg1	Il n'y a pas de deuxième opérande	NEG Rg1 R2	$R2 \leftarrow - 20$



Mémoire centrale


Codage d'un problème

A :	DS 1 = 124	réservation d'un mot initialisé à 124
B :	DS 1	réservation d'un mot
C :	DS 1	réservation d'un mot
	LOAD D R1 A	$R1 \leftarrow (A) = 124$
	ADD Im R1 -12	$R1 \leftarrow R1 + (-12)$
	JMPN négatif	si R1 négatif sauter à négatif sinon continuer ($R1 >= 0$)
	STORE D R1 B	R1 écrit dans le mot d'adresse B
	JMP Fin	Sauter à fin
Négatif :	STORE D R1 C	($R1 < 0$) R1 écrit dans le mot d'adresse C
Fin	: STOP	

Langage
Assemblage

Codage d'un problème

```
A : DS 1 = 124
B : DS 1
C : DS 1
LOAD D R1 A
ADD Im R1 -12
JMPN négatif
STORE D R1 B
JMP Fin
Négatif : STORE D R1 C
Fin : STOP
```




Programme en langage machine

Les entiers sont codés en complément à 2 sur 16 bits

Les adresses sont sur 8 bits

Le format de mes instructions



La représentation des informations sur la machine physique

Nombre

Caractères

Instructions

Entier signé

Flottant signé

ASCII
EBCDIC
UNICODE

Convention
du complément à 2


Convention
IEEE 754



Convention
de la valeur signée

$$(8,625)_{10} = (1000 + 0,101) = 1,000101 * 2^3$$

$$\text{exposant } c' = 3 + 127 = 130 = (10000010)_2$$




Signe de la mantisse 0 +

Exposant excentré à 127 $c' = c + 127$

Mantisse = 1, **XXXXX** 10

La représentation des nombres sur la machine physique



Un nombre positif est représenté par son équivalent binaire sur n bits.
Un nombre négatif est représenté en prenant le complément à 2 de son équivalent positif.

Exemple : représenter + 124 sur 16 bits en complément à 2

$$124 = 64 + 32 + 16 + 8 + 4 = 2^6 + 2^5 + 2^4 + 2^3 + 2^2 = 0000000001111100$$

Exemple : représenter - 12 sur 16 bits en complément à 2


$$12 = 8 + 4 = + 2^3 + 2^2 = 0000000000001100$$

0000000000001100	
1111111111110011	inversion des bits
+ 1	ajout de 1
<hr style="border-top: 1px dashed orange;"/>	
1111111111110100 = - 12	

Codage d'un problème

Langage d'assemblage

```
A :      DS 1 = 124
B :      DS 1
C :      DS 1
          LOAD D R1 A
          ADD Im R1 -12
          JMPN négatif
          STORE D R1 B
          JMP Fin
Négatif : STORE D R1 C
Fin      : STOP
```



Langage machine

```
00 0000000000000000 000000001111100
04
08
0C 00000000001000100000000000000000
10 0000100000000001111111111110100
14 0000111000000000000000000100000
18 0000001000100010000000000000100
1C 0000101100000000000000000100100
20 0000001000100010000000000001000
24
```




Exécution du programme machine

Exécution du programme machine

Environnement matériel


Processeur et mémoires




1. Processeur
Registres

4. Mémoire
Cache


2. Mémoire
centrale



1. Processeur (Unité Centrale)



1. Processeur (Unité Centrale)




L'unité de commande est chargée de la reconnaissance des instructions et de leur exécution par l'unité de traitement au rythme de l'horloge

Les registres :

- **RI** (registre instruction) : contient l'instruction en cours d'exécution
- **CO** (compteur ordinal) : contient l'adresse en MC de la prochaine instruction
- **RAD** (registre adresse) et **RDO** (registre de données) : registres d'interfaçage avec la mémoire centrale

1. Processeur (Unité Centrale)




- Le registre est l'entité de base manipulée par le processeur.
- Aucune opération n'est directement réalisée sur les cellules mémoires.

Registres :

- les registres généraux R0, R1, R2
- le registre de pile RSP (Register Stack Pointer)
- les registres d'adressage : RB (registre de base)

1. Processeur (Unité Centrale)


Unité Arithmétique et Logique



L'unité Arithmétique et Logique (UAL) constitue l'unité d'exécution du processeur.


Elle est composée :

- de l'ensemble des circuits permettant de réaliser les opérations arithmétiques (addition, multiplication, division,...) et les opérations logiques (complément à 2, inverse, OU, ET, ...) sur les opérands Y1 et Y2
- d'un registre d'état PSW qui contient des indicateurs positionnés par le résultat Z des opérations effectuées :



- O : positionné à 1 si Overflow, 0 sinon
- Z : positionné à 1 si résultat opération nul, 0 sinon
- C : positionné à 1 si carry, 0 sinon
- S : positionné à 0 si résultat opération positif, 1 sinon


2. La mémoire centrale



Capacité mémoire : 2^8 octets
 2^6 mots

- La mémoire centrale est constituée par un ensemble de **mots** mémoire (32 bits).
- Un mot est constitué par un ensemble d'octets; chaque octet est repéré de manière unique par une **adresse**.
- Elle s'interface avec le cpu via le bus mémoire-cpu.
- Une zone particulière de la mémoire est gérée comme une structure de **pile** repérée par le registre RSP du processeur.

3. Le bus processeur / mémoire



Le bus processeur/mémoire permet la communication entre le processeur et la mémoire centrale. Au niveau du processeur cet interfaçage est mis en œuvre via les registre RAD et RDO.

Le bus est composé :


- de **lignes d'adresses** qui transportent l'adresse à laquelle le processeur s'intéresse
- de **lignes de données** qui transportent les mots mémoires
- de **lignes de commandes** qui spécifient le type d'opérations en cours sur le bus

On appelle **largeur du bus** le nombre de bits que le bus peut transporter en parallèle.


4. Mémoire cache

Le processeur intègre un cache à correspondance directe à 4 lignes de 2 mots mémoires chacun.

La politique d'écriture du cache est une politique immédiate



Mémoire cache : principe



1. L'info cherchée est-elle dans le cache ?
OUI / **Succès** (a) : ramener l'info dans le processeur
NON / **Défaut** (2) : chercher l'info dans la mémoire centrale
2. L'info est-elle en mémoire centrale ?
OUI / **Succès** (b) : ramener l'info dans le cache , puis dans le processeur (a)
NON / **Défaut**


CONTEXTE

- Le programme composé d'instructions machine et de données a été chargé en mémoire centrale par un outil CHARGEUR
- Le compteur ordinal CO est chargé avec l'adresse en Mémoire centrale du mot contenant la première instruction du programme
- L'exécution du programme s'effectue instruction par instruction, sous le pilotage de l'unité de commande du processeur.
- Le traitement d'une instruction par le processeur se découpe en trois étapes :
 - ☞ **FETCH** : l'instruction est lue en mémoire centrale et copiée dans le registre RI du processeur
 - ☞ **DECODAGE** : l'instruction est reconnue par l'unité de décodage
 - ☞ **EXECUTION** : l'opération correspondant à l'instruction est réalisée

Exécution du programme machine

Un exemple d'exécution

CONTEXTE



Les étapes d'exécution d'une instruction (Chargement/Décodage/Exécution)

Début

Charger

la prochaine instruction à exécuter depuis la mémoire dans le registre instruction (RI),

Modifier

le Compteur Ordinal pour qu'il pointe sur la prochaine instruction à exécuter,

Fetch

Décoder

l'instruction qui vient d'être chargée,

Décodage

Charger

les données éventuelles dans les registres internes,


Exécuter

l'instruction,


Exécution

Fin

Exécution des instructions



Exécution des instructions



Les étapes d'exécution d'une instruction (Chargement/Décodage/Exécution)

Début

Décoder

l'instruction qui vient d'être chargée,

Décodage

Charger

les données éventuelles dans les registres
internes,

Exécution


Exécuter

l'instruction,


Fin

LOAD D R1 A : l'adressage est **un mode direct**. Il faut lire
l'opérande d'adresse A en mémoire centrale

Exécution des instructions



Exécution des instructions



Les étapes d'exécution d'une instruction (Chargement/Décodage/Exécution)

Début

Décoder

l'instruction qui vient d'être chargée,

Décodage

Charger

les données éventuelles dans les registres internes,

Exécution

Exécuter


l'instruction,

Fin

LOAD D R1 A : l'opération est un chargement de registre.
La valeur 124 est placée dans le registre R1.


$R1 \leftarrow 124$

Exécution des instructions



Exécution d'une instruction machine : les micro-commandes du processeur

L'unité de commande (séquenceur) génère, en fonction des tops horloge, des micro-commandes pour piloter les registres, l'Ual et la mémoire centrale




L'unité de commande :

- Charger une instruction : **fetch**
- Décoder l'instruction : **décodage**
- Exécuter l'instruction: **exécution**

Micro commandes

Activer une opération sur les opérandes
Activer une opération sur la mémoire
Ouvrir / Fermer les registres







Load D R1 A	
Fetch CO -> RAD Lecture RDO → RI Incrément CO	COsor, RADen LEC RDOsor, R1en INCO
Exécution A → RAD Lecture RDO → R1	Xsor, RADen LEC RDOsor, R1en

Entrées-sorties et interruptions



Contexte

Le programme demande l'impression de la donnée A

```
Programme exemple
Entier A = 124;
Entier B;
Entier C
Début
A := A - 12;
Imprimer (A);
Si (A > 0)
Alors
    B := A;
Sinon
    C := A;
Finsi
Fin
```



Mécanisme des interruptions



Un périphérique signale un événement au processeur en émettant une interruption matérielle.


Le processeur teste sa ligne d'entrée d'interruption (INTR) avant de commencer le traitement de l'instruction suivante du programme qu'il exécute.

Les Interruptions

Table des vecteurs
d'interruptions
(adresse 00000)



IRQ 3	0017
traitant IRQ3	
Programme	

0017



1002

Programme



Interruption
n°3

CO ← 0017

Traitant d'IRQ n°3

0017

Traitement IRQ

1002

